[PCB EMI] ESL, ESR 값에 따른 특성 (75)

캐패시터의 ESL, ESR 값 변화가 임피던스에 미치는 영향

안녕하세요! 지난 글에서는 캐패시터의 고주파 모델과 ESR(Equivalent Series Resistance), ESL(Equivalent Series Inductance)의 중요성에 대해 알아보았습니다. 오늘은 한 걸음 더 나아가, 이 두 가지 기생 성분인 ESR과 ESL의 변화가 캐패시터의 임피던스 특성에 어떤 구체적인 영향을 미치는지 그리고 디커플링 캐패시터를 병렬로 구성했을 때 어떤 효과를 얻을 수 있는지에 대해 자세히 설명해 드리겠습니다. 특히 고주파 전원 무결성(Power Integrity) 설계에서 캐패시터 최적화는 필수적인 요소이므로, 이 글이 여러분의 PCB 설계 역량을 한 단계 끌어올리는 데 도움이 되기를 바랍니다.

 

ESL 및 ESR 값 변화에 따른 캐패시터 임피던스 특성

디커플링 캐패시터로는 주로 MLCC(Multi-Layer Ceramic Capacitor)가 사용됩니다. MLCC의 ESR, ESL, 캐패시턴스(C) 값은 캐패시터의 임피던스 특성 그래프에 직접적인 영향을 미칩니다.

1. ESL 감소 효과: ESL이 작아질수록 캐패시터의 자기 공진 주파수(SRF)는 고주파 영역으로 이동합니다. 이는 캐패시터가 더 높은 주파수까지 용량성 특성을 유지하고, 임피던스가 최솟값을 보이는 주파수 대역이 확장됨을 의미합니다. 따라서 고주파 영역에서 임피던스를 낮추려면 낮은 ESL을 갖는 캐패시터를 선택해야 합니다.
2. ESR 감소 효과: ESR이 감소하면 자기 공진 주파수 영역에서의 임피던스 값이 낮아집니다. ESR이 낮을수록 전압 강하를 줄이고 전원 노이즈를 억제하는 데 유리합니다. 전 주파수 대역에서 임피던스 값을 낮추는 데 기여합니다.
3. 캐패시턴스 증가 효과: 캐패시턴스 값이 커질수록 저역 주파수 영역에서 임피던스가 낮아집니다. 하지만 큰 용량의 캐패시터는 일반적으로 ESL 값도 높아 자기 공진 주파수가 낮아질 수 있습니다.

결론적으로, 이상적인 디커플링 캐패시터는 저역 주파수에서는 높은 캐패시턴스 값을, 자기 공진 주파수에서는 낮은 ESR 값을, 고주파 영역에서는 낮은 ESL 값을 가져야 합니다.

 

디커플링 캐패시터의 병렬 구성 효과

실제 PCB 설계에서는 단일 캐패시터만으로는 넓은 주파수 대역에 걸쳐 타겟 임피던스를 만족시키기 어렵습니다. 이때 여러 개의 디커플링 캐패시터를 병렬로 연결하는 전략이 사용됩니다. 그 효과는 다음과 같습니다.

• ESL 감소: n개의 캐패시터를 병렬로 연결하면 전체 ESL은 L/n이 되어 자기 공진 주파수가 고주파 쪽으로 이동하고, 더 넓은 대역에서 용량성 특성을 유지하게 됩니다.
• ESR 감소: 병렬 연결 시 전체 ESR은 R/n이 되어 자기 공진 주파수에서의 임피던스 최솟값을 더 낮출 수 있습니다.
• 캐패시턴스 증가: 병렬 연결된 캐패시터의 총 캐패시턴스는 C×n 이 되며, 이는 저주파에서 임피던스를 낮추는 데 기여합니다.

이러한 ESL 및 ESR 감소 효과와 캐패시턴스 증가는 넓은 주파수 대역에 걸쳐 PDN(Power Delivery Network)의 임피던스를 낮추어 타깃 임피던스를 달성하는 데 매우 효과적입니다.

 

다양한 용량의 캐패시터 병렬 구성: 최적의 임피던스 프로파일

대용량 캐패시터는 주로 저주파 대역에서 임피던스를 낮추는 데 효과적이며, 소용량 캐패시터는 자기 공진 주파수가 높아 고주파 대역에서 임피던스를 낮추는 데 유리합니다. 따라서 큰 용량의 캐패시터와 작은 용량의 캐패시터를 병렬로 구성하면 저주파에서 고주파까지 넓은 대역에서 낮은 임피던스 특성을 확보할 수 있습니다.

예를 들어, 수십 마이크로패럿(μF)의 대용량 캐패시터는 수 kHz ~ 수백 kHz 대역의 임피던스를 관리하고, 수백 나노패럿(nF) 또는 수십 나노패럿 캐패시터는 수백 kHz ~ 수십 MHz 대역을, 수 나노패럿 또는 수 피코패럿(pF) 캐패시터는 수십 MHz ~ 수 GHz 대역의 임피던스를 관리하는 데 활용됩니다. 이를 통해 전 주파수 대역에 걸쳐 타깃 임피던스보다 낮은 임피던스 프로파일을 구현할 수 있습니다.

 

마무리하며: 캐패시터 네트워크의 중요성

캐패시터의 ESR과 ESL 값 변화가 임피던스에 미치는 영향을 이해하고, 이를 바탕으로 여러 캐패시터를 병렬로 구성하는 전략은 고성능 PCB 설계의 핵심입니다. 단일 캐패시터의 한계를 극복하고, 넓은 주파수 대역에서 안정적인 전원 공급을 확보하기 위한 최적의 캐패시터 네트워크를 구성하는 것은 전원 무결성 설계의 꽃이라고 할 수 있습니다.

오늘 다룬 내용을 통해 여러분의 PCB 설계에 대한 이해가 더욱 깊어졌기를 바랍니다. 다음번 설계 시에는 캐패시터의 기생 성분과 병렬 구성의 효과를 적극적으로 고려하여 더욱 안정적인 시스템을 구현하시길 응원합니다.