[PCB EMI] 전원 선로의 Noise 원인 (69)

PCB(Printed Circuit Board) 설계에서 전원 선로 노이즈(Power Line Noise)는 시스템의 성능과 안정성에 큰 영향을 미치는 중요한 요인입니다. 전원 선로가 왜 불안정해질 수 있는지, 대표적인 발생 원인들을 살펴보겠습니다.

전원 선로는 모든 회로에 에너지를 공급하는 핵심 경로입니다. 그러나 여기에 노이즈가 발생하면 신호 무결성과 전력 무결성이 동시에 저하되어 시스템의 오동작이나 성능 저하로 이어질 수 있습니다. 주요 발생 원인은 다음과 같습니다.

동시 스위칭 노이즈 (Simultaneous Switching Noise, SSN): 디지털 IC의 다수 출력이 동시에 HIGH 또는 LOW로 전이할 때 순간적으로 큰 전류가 흐르며, 이 변화량(di/dt)이 인덕턴스 성분(L)을 가진 전원 및 접지 선로를 통해 흐르면서 V = L × di/dt에 따른 전압 변화가 발생합니다. 이로 인해 접지 바운스(Ground Bounce)나 전원 바운스(Power Bounce) 형태의 노이즈가 나타납니다.
- V = L × di/dt: 인덕턴스를 지나는 전류가 짧은 시간 내에 급격히 변할 경우, 인덕턴스 양단에 전압이 유도됩니다. 스위칭 속도가 빠른 디지털 회로일수록 전압 스파이크가 커집니다.
불규칙한 전류 요구: 고속 디지털 소자(CPU, GPU 등)는 동작 상태에 따라 전류 소모가 급변합니다. 이러한 전류 요구에 전원 시스템이 즉시 대응하지 못하면 전압이 흔들리며 노이즈가 발생합니다.

리플과 잡음: DC-DC 컨버터 등에서 발생하는 리플(Ripple)이나 고주파 잡음이 전원 선로를 따라 전체 시스템에 영향을 줄 수 있습니다.
부하 변화에 대한 느린 응답: 부하 전류가 급변할 때, 전원 공급 장치가 빠르게 대응하지 못하면 일시적인 전압 강하(Droop)나 과전압(Overshoot)이 생기며 노이즈로 작용합니다.

높은 임피던스: 전원 및 접지 선로의 임피던스가 높으면 di/dt에 따른 전압 변동(V = L × di/dt)이 커집니다. 좁은 평면, 높은 비아 저항, 불충분한 디커플링 등 설계 요인이 주원인입니다.
공진 현상: 전원과 접지 평면은 특정 주파수에서 공진하며, 이때 임피던스가 급격히 상승해 해당 주파수의 노이즈가 증폭됩니다.

EMI (Electromagnetic Interference): 외부에서 유입되는 전자기 간섭이 전원 선로에 유입되어 전압 변동이나 오작동을 유발할 수 있습니다.
크로스톡 (Crosstalk): 인접한 고속 신호선에서 유도된 노이즈가 전원 선로로 전파되어 간접적인 전원 노이즈를 유도할 수 있습니다.

전원 선로 노이즈는 단순한 설계 문제가 아닌, 시스템 전반의 신뢰성과 직결된 핵심 이슈입니다. 디지털 회로의 스위칭 특성, 전원 공급 장치의 성능, 전원/접지 레이아웃 설계, 외부 간섭 요소 등 복합적인 요인이 작용하며, 이를 고려한 전력 무결성 설계가 필수적입니다.

All_That_PCB