[PCB EMI] 도체구조에 따른 R,L,C (27)

도체 구조에 따른 R, L, C의 변화

PCB(Printed Circuit Board)를 설계할 때는 단순히 회로 연결을 넘어서, 도체의 구조가 저항(R), 인덕턴스(L), 커패시턴스(C)에 어떤 영향을 미치는지를 정확히 이해하는 것이 중요합니다. 이러한 요소들은 고속 신호의 품질에 직접적인 영향을 주며, 전자기적 간섭(EMI)과 같은 문제를 사전에 방지하기 위한 기초가 됩니다.

 

도체 구조와 R, L, C의 상관관계

PCB의 트레이스는 도선처럼 작동하며, 이 트레이스 자체가 저항, 인덕턴스, 커패시턴스 성분을 내포합니다. 이를 무시한 채 회로를 설계하면 예상치 못한 신호 왜곡이나 전력 손실이 발생할 수 있습니다.

• 저항(R): 도체의 저항은 길이에 비례하고 단면적(폭과 두께)에 반비례합니다. 즉, 트레이스가 길어지면 저항이 커지고, 폭이 넓어지거나 도금 두께가 두꺼워지면 저항은 감소합니다.
• 인덕턴스(L): 도체의 인덕턴스는 루프 면적과 길이에 비례합니다. 트레이스가 길거나, 리턴 경로가 멀리 떨어져 있으면 자기장이 넓게 퍼지게 되어 인덕턴스가 증가합니다.
• 커패시턴스(C): 인접한 도체 간의 커패시턴스는 면적에 비례하고 간격에 반비례합니다. 두 도체가 넓은 면적으로 마주 보고 있고, 그 간격이 좁을수록 커패시턴스가 커집니다.

결론적으로, PCB의 트레이스 폭, 길이, 간격, 레이어 구성 등은 모두 기생 RLC 성분에 영향을 주며, 고속 회로나 정밀 회로에서는 그 영향을 반드시 고려해야 합니다.

 

전원/접지면을 넓게 설계해야 하는 이유

전원과 접지 레이어를 넓게 확보하는 것은 전기적 안정성을 높이는 핵심 전략 중 하나입니다. 넓은 구리 면적은 도체 저항을 줄여 전압 강하를 감소시키며, 동시에 인덕턴스도 줄여 전원 공급선의 임피던스를 낮춥니다. 이는 과도한 전류 변화가 발생하는 순간에도 전원 안정성을 유지할 수 있게 해 주며, 시스템 전반의 노이즈 저감을 가능하게 합니다.

 

전원층과 접지층을 인접하게 배치하는 이유

다층 PCB에서는 전원층과 접지층을 가능한 한 인접하게 배치하는 것이 권장됩니다. 이 구조는 층간 커패시턴스를 자연스럽게 형성하여, 고주파 대역에서 매우 효과적인 디커플링 역할을 수행합니다. 특히 고속 디지털 회로에서는 전력 전달 경로의 임피던스를 최소화하는 것이 중요한데, 이를 위해 스택업(stack-up) 설계 시 전원/접지층 간격을 최소화하는 전략이 사용됩니다.

 

정밀한 도체 설계의 중요성

현대의 고속 회로에서는 신호의 파형을 보존하고, 전력 전달 손실을 최소화하기 위해 트레이스 하나까지도 정밀하게 설계해야 합니다. 단순한 트레이스 폭 조절만으로도 신호 반사와 전자기 노이즈를 줄일 수 있으며, 레이어 구성과 도체 간 간격 조절을 통해 전체 시스템의 EMC 성능을 개선할 수 있습니다.

 

마무리하며

PCB 설계에서 도체의 물리적 구조는 단순히 연결의 역할을 넘어서 전기적 특성에 깊은 영향을 미칩니다. 신호 무결성(SI)과 전원 무결성(PI)을 확보하려면 기생 RLC 성분을 고려한 설계가 필수입니다. 특히 고속 신호나 전력 민감 회로에서는 트레이스의 형태와 레이어 구성, 간격, 면적 등을 정밀하게 조절해 신뢰성 높은 PCB를 구현해야 합니다.