8층·10층 보드의 활용과 노이즈 최적화 전략
PCB 설계에서 적층 구조(Stack-up)는 단순히 보드의 층을 늘리는 작업을 넘어 고속 신호의 전송 안정성과 전원 무결성, 그리고 EMI(전자파 간섭) 성능에 직접적인 영향을 미치는 핵심 설계 요소입니다. 오늘은 고성능 시스템에 주로 사용되는 8층 및 10층 PCB의 스택업 설계 구조를 중심으로, 설계자들이 고려해야 할 신호 무결성(SI), 전원 무결성(PI), EMI 관점에서의 최적화 전략을 다루어보겠습니다. 본 글은 PCB 설계 입문자와 중급 개발자분들이 실무에 적용할 수 있도록 실제적인 팁과 함께 구성했습니다.
왜 8층 혹은 10층 보드가 필요할까요?
제품의 고집적화, 고속화가 진행되면서 4층 또는 6층 PCB로는 신호 간섭과 전원 잡음을 충분히 억제하기 어려운 경우가 많아졌습니다. 특히 서버, 네트워크 장비, 의료기기, 산업용 컨트롤러와 같이 안정성과 EMC 적합성이 중요한 장비에서는 8층 이상의 보드가 일반화되고 있습니다.
8층 보드는 일반적으로 4개의 신호층과 4개의 플레인(Power/Ground) 층으로 구성되며, 각 신호층이 인접한 전원 또는 접지 플레인과 맞닿도록 배치합니다. 이 구조는 전자기 방사를 줄이고, 리턴 경로(Return Path)를 안정화하며, 전체적인 신호 품질을 향상하는 데 매우 효과적입니다.
10층 보드는 여기에 2개의 신호층이 더 추가된 구조로, 고속 신호를 더욱 체계적으로 분리하고, 전력 분산 및 EMI 차폐 능력을 강화할 수 있습니다. 특히 DDR, USB 3.0, PCIe 등 고속 인터페이스가 다수 적용되는 설계에서는 10층 구조가 설계 유연성과 시스템 신뢰성을 동시에 만족시킬 수 있는 최적의 솔루션이 될 수 있습니다.
신호 무결성을 고려한 이상적인 층 구성
스택업 설계에서 가장 중요하게 고려해야 할 점은 각 신호층이 반드시 접지면(GND Plane) 또는 전원면(PWR Plane)과 인접하게 배치되어야 한다는 것입니다. 이는 임피던스를 안정적으로 유지하고, 고속 신호의 귀환 경로가 최소 경로로 형성되도록 유도하기 위함입니다.
예를 들어, 일반적인 8층 보드는 다음과 같은 구성으로 설계될 수 있습니다.
10층 보드는 고주파 신호 간 간섭을 줄이기 위해 다음과 같은 형태로도 설계됩니다.
이러한 적층 구조는 고속 신호층이 반드시 리턴 플레인에 인접하도록 하며, 전원/접지 층을 보드 중심에 배치해 PDN(Power Delivery Network)의 저임피던스를 유지합니다.
임피던스 제어와 노이즈 차단 설계
PCB 설계에서 특성 임피던스 제어는 매우 중요합니다. 일반적으로:
- Single-ended 라인: 50~60Ω
- 차동(Differential) 라인: 90~100Ω
임피던스는 트레이스 폭, 유전체 두께, 그리고 유전율(ϵr)에 따라 결정되며, 특히 고속 신호에서는 수 %의 오차만으로도 반사, 크로스톡, 신호 왜곡이 발생할 수 있습니다. 이를 방지하려면 Layer 간 거리 조절과 귀환 경로 확보가 필수입니다.
또한, 각 전원층과 접지층 사이에 디커플링 커패시터를 충분히 배치하여 PDN 노이즈를 억제하고, 고주파 잡음은 Embedded Capacitor 구조를 통해 보드 내부에서 차단하는 것이 좋습니다.
결론 : 고성능 PCB를 위한 스택업 전략
8층 또는 10층 보드는 단순히 회로 밀도를 높이기 위한 수단이 아니라, 고속 디지털 설계에서 요구되는 SI, PI, EMI 성능을 동시에 만족시키기 위한 선택입니다. 적절한 층 구성과 임피던스 제어, 전원 및 접지의 구조적 배치는 고성능 설계의 기반이 되며, 이를 통해 시스템의 안정성과 신뢰성을 높일 수 있습니다.
스택업은 설계 초기 단계부터 전략적으로 접근해야 하며, 레이아웃과 연동하여 검토되어야 합니다. 오늘 다룬 내용을 참고하셔서 실제 프로젝트에서 더욱 안정적인 PCB 설계를 실현해 보시기 바랍니다.
'SI PI EMC > Appendix' 카테고리의 다른 글
[PCB] IBIS란? (6) (2) | 2025.08.08 |
---|---|
[PCB] S-Parameters (5) (5) | 2025.08.06 |
[PCB] 전송선로의 토폴로지 (4) (1) | 2025.07.29 |
[PCB] 20H Rule (3) (4) | 2025.07.24 |
[PCB] PCB Stack-up I (1) (1) | 2025.07.22 |