PCB 적층 구조(Stack-up) 설계의 핵심: 신호 무결성과 EMI 저감 전략
안녕하세요. 오늘은 PCB 설계에서 가장 근본적이면서도 전반적인 성능을 좌우하는 요소인 적층 구조(Stack-up)에 대해 자세히 알아보려 합니다. 단순히 층을 많이 쌓는다고 좋은 PCB가 되는 것은 아닙니다. 층의 구성과 배치, 각 층의 역할에 대한 이해가 뒷받침되어야 신호 무결성(Signal Integrity), 전원 무결성(Power Integrity), 그리고 EMI(전자파 간섭) 성능을 동시에 확보할 수 있습니다.
왜 적층 구조가 중요한가?
적층 구조는 PCB의 모든 전기적 특성과 직접적으로 연관됩니다. 다음 세 가지 핵심 이슈를 중심으로 이해해 보겠습니다.
- 신호 무결성(SI): 신호가 왜곡 없이 수신 지점에 도달하기 위해선 일정한 임피던스가 유지되어야 하며, 이를 결정짓는 요소 중 하나가 바로 층 구조입니다.
- 전원 무결성(PI): IC에 안정적인 전압을 공급하려면 전원면과 접지면 간 커플링이 좋아야 합니다. 층 간 간격이 작을수록 임피던스가 낮아지고 전원 품질이 향상됩니다.
- EMI/EMC: 전자기 간섭을 최소화하기 위해선 고속 신호 라인 근처에 안정적인 접지면이 있어야 하며, 리턴 패스를 고려한 적층 설계가 필수입니다.
적절한 적층 설계만으로도 EMI를 10~20dB 이상 감소시킬 수 있으며, 전원 노이즈 억제 효과도 큽니다. 특히 4층 이상의 다층 보드에서는 전원과 접지 간의 커플링이 매우 중요한 역할을 하므로, 층 순서 배치에 신중해야 합니다.
솔더 마스크가 임피던스에 미치는 영향
신호선 위에 도포되는 솔더 마스크(Solder Mask)는 흔히 간과되지만 임피던스에 작지 않은 영향을 미칩니다. 솔더 마스크의 유전율(εr)은 약 3.3이며, 두께는 보통 0.5 mil(약 12.7μm) 정도입니다.
특히 고속 차동 신호(Differential Pair)의 경우, 솔더 마스크의 존재는 차동 임피던스를 3~4% 낮출 수 있으며, 설계 목표였던 90Ω이 실제로는 87Ω 정도로 바뀔 수 있습니다. 이 정도의 변화도 고속 디지털 설계에서는 중요한 파라미터이므로, 반드시 고려하여 시뮬레이션과 검토가 필요합니다.
적층 설계 시 고려해야 할 3가지 기본 원칙
효율적인 적층 구조 설계를 위해선 다음과 같은 원칙을 따르는 것이 좋습니다.
- 신호층은 항상 기준면(Ground 또는 Power)에 인접하게 배치하여 안정적인 리턴 패스를 확보해야 합니다.
- 전원면과 접지면은 가깝게 배치하여 커패시턴스를 높이고, 고주파 노이즈를 효과적으로 차단할 수 있도록 해야 합니다.
- 고속 신호는 가능한 한 내부층에 배치하고, 외부층은 접지층이나 저속 신호용으로 구성하는 것이 EMI 억제에 유리합니다.
이러한 구조는 단순한 이론이 아닌, EMC 규격을 만족시키고 생산성과 신뢰성을 모두 만족시키기 위한 실무 노하우입니다.
실제 적층 구조 예시: 4층 vs. 6층 보드
많이 사용되는 4층과 6층 PCB 적층 예시는 다음과 같습니다.
- 4층 보드: Signal / GND / Power / Signal
가장 보편적인 구성으로, 단가와 성능 사이의 균형이 뛰어납니다. GND와 Power 간 간격을 줄이면 전원 무결성 개선에 유리합니다.
- 6층 보드: Signal / GND / Signal / Power / GND / Signal
고속 및 고밀도 설계에 적합하며, 내부층을 신호층으로 사용할 경우 외부 노이즈로부터 신호를 차폐할 수 있습니다. 파워/GND 층이 중간에 위치해 디커플링 효과가 극대화됩니다.
층 수가 증가하면 단가는 상승하지만, EMI 저감과 SI/PI 품질이 크게 향상됩니다. 특히 DDR, PCIe, USB 3.0 등 고속 인터페이스가 포함된 보드에서는 6층 이상의 구성은 필수입니다.
결론 : 스택업 설계는 신호 품질과 규격 통과의 시작점입니다
PCB 스택업은 단순히 레이어 순서를 정하는 작업이 아니라, 회로의 안정성과 EMC 규제 통과 여부를 결정짓는 전략적 설계입니다. 특히 고속 설계나 산업용, 의료용, 통신 장비처럼 규격이 엄격한 환경에서는 스택업의 설계가 제품 성공의 핵심이 될 수 있습니다.
지금까지 설명드린 내용을 바탕으로, 스택업을 처음부터 구조적으로 잘 설계하는 습관을 들인다면, 나중에 EMI 문제로 제품 인증에 실패하거나 재설계를 반복하는 비용을 줄일 수 있습니다.
'SI PI EMC > Appendix' 카테고리의 다른 글
[PCB] IBIS란? (6) (2) | 2025.08.08 |
---|---|
[PCB] S-Parameters (5) (5) | 2025.08.06 |
[PCB] 전송선로의 토폴로지 (4) (1) | 2025.07.29 |
[PCB] 20H Rule (3) (4) | 2025.07.24 |
[PCB] PCB Stack-up II (2) (1) | 2025.07.23 |