[PCB EMI] 스큐와 지터 (17)

신호 무결성 확보의 핵심

고속 디지털 시스템에서 신호가 정확한 타이밍에 도달하도록 보장하는 것은 설계의 핵심 요소입니다. 특히 클럭 및 데이터 간의 시간 차이와 타이밍의 불안정성은 시스템 오류의 직접적인 원인이 될 수 있습니다. 본 글에서는 스큐(Skew)와 지터(Jitter)의 정의와 차이, 그리고 이를 최소화하기 위한 설계 기법을 정리합니다.

 

스큐(Skew)란 무엇인가?

스큐는 여러 개의 신호가 동일한 기준 시점에 도달해야 할 때 발생하는 시간 차이를 말합니다. 예를 들어, 클럭 신호가 복수의 IC에 분배되는 경우, 전송 경로의 길이 차이, 패턴 구조, 전기적 특성의 불균일성 등에 의해 도달 시간이 달라질 수 있습니다. 스큐가 커지면 셋업/홀드 타임 위반이 발생하고, 이는 곧 데이터 손상으로 이어질 수 있습니다.

 

지터(Jitter)란 무엇인가?

지터는 단일 신호의 타이밍이 이상적인 위치에서 시간적으로 흔들리는 현상입니다. 대표적으로 클럭의 상승/하강 에지가 일관되지 않게 이동하며, 이는 시스템의 타이밍 예측을 어렵게 만듭니다. 지터는 노이즈, 전원 변동, 전자기 간섭, 온도 변화 등 다양한 환경적 요인에 의해 유발되며, 고속 인터페이스의 신뢰성에 치명적일 수 있습니다.

 

스큐와 지터의 차이점

구분	스큐(Skew)	지터(Jitter)
정의	여러 신호 간 도달 시간 차이	하나의 신호 내 타이밍 불안정
발생 원인	선로 길이, 분기 구조 등	노이즈, 전원 변동, 온도
특성	정적 (Static), 예측 가능	동적 (Dynamic), 비예측성
영향	타이밍 마진 손실	샘플링 오류, 비트 에러
해결 방안	Trace 매칭, Timing 조정	SI/PI 개선, 전원 안정화

 

왜 스큐와 지터 관리는 중요한가?

고속 디지털 회로에서 클럭과 데이터 간 정밀한 동기화는 필수입니다. 스큐나 지터가 허용 범위를 초과하면 데이터가 잘못된 시점에 래칭 되거나 손실될 수 있으며, 이는 시스템 레벨에서의 비정상 동작으로 이어집니다. 따라서 PCB 설계 초기 단계에서부터 이를 고려한 신호 경로 설계가 필요합니다.

 

스큐와 지터를 줄이기 위한 설계 기법

• Trace Length Matching: 동일한 데이터 그룹 내 라인 길이를 맞춰 스큐를 최소화합니다. Snake 패턴이나 미세 조정으로 라인을 정렬합니다.
• 토폴로지 설계 최적화: 클럭 배분 시 스타 또는 트리 구조를 상황에 맞게 사용해 균등한 도달 시간을 확보합니다.
• 임피던스 제어: 선로 임피던스를 일정하게 유지해 반사와 노이즈를 줄입니다.
• 적절한 종단(Termination): 시그널 무결성 확보를 위해 적절한 저항 값을 적용합니다.
• 전원/그라운드 무결성 확보: 디커플링 커패시터를 적절히 배치하고, 저 임피던스 경로를 확보하여 지터 유발 요인을 제거합니다.
• 신호 간 간격 확보: 민감한 신호는 충분한 간격을 유지해 크로스토크를 줄이고 지터를 방지합니다.

 

마무리하며

스큐와 지터는 단순한 시간차 이상의 의미를 갖는 중요한 설계 파라미터입니다. 이를 방치하면 시스템의 전체적인 성능과 신뢰성에 큰 타격을 줄 수 있습니다. 고속 신호를 다루는 PCB 설계에서는 각종 노이즈와 타이밍 요소를 미리 예측하고 제어할 수 있는 구조적 설계 접근이 필요합니다. 정확한 이해와 적용이 설계 품질을 좌우합니다.