본문 바로가기
SI PI EMC/Appendix

[PCB] SI/PI (7)

by AllThatPCB 2025. 8. 10.
728x90
반응형

SI/PI 설계의 핵심 원칙 : 10가지 성공 전략

안녕하세요, 고속 디지털 시스템 설계에서 '신호 무결성(Signal Integrity, SI)'과 '전원 무결성(Power Integrity, PI)'은 제품의 성능과 신뢰성을 좌우하는 가장 중요한 요소입니다. 복잡하고 고밀도화되는 PCB 환경에서 SI/PI 문제는 오동작, EMI(전자파 간섭) 증가 등 심각한 결과를 초래할 수 있습니다. 이번 글에서는 PCB 입문자와 중급자 수준에 맞춰 SI/PI 설계의 6가지 문제 유형과 이를 해결하기 위한 '10가지 성공적인 설계 습관'에 대해 자세히 설명해 드리겠습니다. 안정적인 고성능 PCB 설계를 위한 필수 지식, 지금부터 함께 살펴보겠습니다.

 

SI/PI 문제의 6가지 유형, 무엇일까요?

고속 신호 설계에서 발생하는 주요 문제점들입니다.

신호 무결성(SI) 및 전원 무결성(PI) 문제들은 고속 디지털 회로에서 흔히 발생하며, 시스템의 오동작이나 불안정성의 원인이 됩니다. 주요 6가지 문제 유형은 다음과 같습니다.

  1. 링잉(Ringing Noise): 신호선에서 발생하는 불필요한 진동 노이즈입니다. 신호 반사로 인해 발생하며, 오버슈트(Overshoot)나 언더슈트(Undershoot)를 유발하여 신호 품질을 저하시킵니다.
  2. 크로스톡(Crosstalk): 인접한 신호선 간의 원치 않는 전기적 간섭입니다.
  3. 접지 및 전원 바운스(Ground and Power Bounce): 접지면이나 전원면의 전압 변동으로 인해 발생하는 노이즈입니다.
  4. 손실(Losses): 신호가 전송 경로를 따라 이동하면서 발생하는 에너지 손실입니다.
  5. EMI (전자파 간섭): 전자기기가 방출하는 불필요한 전자파 노이즈입니다.
  6. 전압 강하(Voltage Drop), 전원 공급 노이즈(Power Supply Noise): 전원 공급 경로에서 발생하는 전압 변동 및 노이즈입니다.

이러한 문제들은 신호가 전파되는 과정에서 발생하는 전계(E-field) 및 자계(H-field)의 불균형, 임피던스 불연속성, 기생 성분 등으로 인해 발생합니다.

 

SI/PI 설계를 위한 10가지 핵심 원칙

성공적인 고성능 PCB 설계를 위한 전문가의 습관입니다.

SI/PI 문제를 최소화하고 안정적인 시스템을 구현하기 위해 PCB 설계 시 다음 10가지 원칙을 준수해야 합니다.

  1. 모든 인터커넥션(Interconnection)은 특성 임피던스(Characteristic Impedance)를 고려하여 종단 처리(Termination)를 합니다. 이는 신호 반사를 최소화하여 링잉을 방지합니다.
  2. 모든 분기(Branch) Stub의 길이를 짧게 가져가고 선형 전송선 토폴로지(Linear Transmission Line Topology)를 사용하여 효과적으로 신호를 전파시킵니다.
  3. 크로스톡을 줄이기 위해 신호선과 신호선 간의 간격을 최소 2W(W는 신호선 폭) 이상 확보합니다. (3W Rule이라고도 불립니다.)
  4. 설계 시 항상 완벽한 귀환 경로(Return Path)를 고려하여 귀환 경로의 틈(Gap)이 없도록 합니다.
  5. 신호선이 비아(Via)를 통해 층을 변경할 때마다 반드시 리턴 비아(Return Via)를 신호 비아 인접에 배치합니다. 이는 귀환 경로의 불연속성을 방지합니다.
  6. 차동 신호(Differential Signal)는 1Gbps 이하에서는 Tight Coupling을 유지하고, 1Gbps 이상에서는 손실을 고려하여 선로 폭을 키우면서 두 선로 간의 간격을 넓혀야 합니다.
  7. 전원 공급층과 접지층은 인접시켜 Tight Coupling을 유지합니다. 이는 디커플링 효과를 최대화합니다.
  8. 디커플링 커패시터(Decoupling Capacitor)는 IC 핀에 인접시키고 견고하고 짧은 비아(Via)를 통해 패드(Pad)에 확실하게 연결합니다.
  9. 시스템 내 저주파 캐패시터는 Bulk Cap을 포함한 모든 전원 공급 네트워크를 포함하여 고주파에 민감하지 않도록 낮은 ESL(등가 직렬 인덕턴스)의 소용량 Cap으로 커버해야 합니다. 이를 통해 다수의 병렬 Cap은 광대역 공진(Broadband Resonance) 효과를 감소시키고 피크 임피던스를 줄여 시뮬레이션으로 최적의 솔루션을 찾아야 합니다.
  10. EMI는 귀환 경로 불연속에 의한 공통 모드 노이즈 전류(Common Mode Noise Current)가 케이블 등으로 방사되는 현상이 주원인이므로, 신호선 및 귀환 경로 설계 시 임피던스 제어에 더 많은 노력을 기울여야 합니다.
728x90
반응형

'SI PI EMC > Appendix' 카테고리의 다른 글

[PCB] EMC를 위한 PCB 설계 가이드 라인 (8)  (3) 2025.08.11
[PCB] IBIS란? (6)  (2) 2025.08.08
[PCB] S-Parameters (5)  (4) 2025.08.06
[PCB] 전송선로의 토폴로지 (4)  (1) 2025.07.29
[PCB] 20H Rule (3)  (4) 2025.07.24